サンプルの動作検証

最初の図のようにウェハ上には同じレイアウトのチップが9つ並べてある．
1つのチップにはいろいろな回路が構成されているが，
pMOS単体の特性を図るための回路もくみこまれており，
1つのチップ上にゲート長が異なる

* 0.5um
* 1um
* 2um
* 5um
* 10um
* 20um

の６つの回路がそれぞれ2つずつ，合計１２個入っている．

そのVds－Iｄ特性をひとつずつ図ったのが二つ目の図になる．
左から0.5, 1, 2, 5, 10, 20umのpMOSの特性を縦にそれぞれ2つずつ並べている．

0.5umと1umゲート長の特性についてはすべての場所でゲートが消失または非常に細くなってしまったため，単なる抵抗となっている．また，20um のゲート長の特性についてはレイアウトミスでこれも抵抗と化してしまっている．2,5,10umの特性については正しい応答を示したものとそうでなかったものとがあったが，ウェハの中心と上段真中について2, 5, 10umの各ゲート長で正しい特性が得られた．